1.全自主架构超标量乱序CPU架构和微架构设计；
2.CPU/DSP的C model和RTL设计；
3.设计高效的汇编程序测试model和RTL设计；
4.CPU/DSP验证、时序功耗面积分析；
5.CPU/DSP性能评估和分析和文档整理。
1.处理器微架构设计、浮点运算单元(浮点加/减/乘/除/开方/倒数)设计或访存设计有经验者优先；
2.了解AI相关加速核原理经验者优先；
3.扎实的数字电路理论基础；
4.熟悉常用的EDA工具,并至少参与过一个完整的芯片项目或者设计周期；
5.了解现代超标量乱序处理器微架构；
6.熟悉Verilog/VHD 语言编程；
7.熟悉汇编和C语言编程；
8.良好的英文阅读和书写能力；
9.熟悉一种以上的脚本语言,具有较强的逻辑思维能力,创新精神,以及良好的沟通与团队协作能力。
地点：北京
